① 特許出願公開

四公開特許公報(A) 平4-158565

fint. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)6月1日

H 01 L 25/065 G 06 F 9/32

350 A

9189-5B 7638-4M

H 01 L 25/08

7.×

審査請求 未請求 請求項の数 3

(全11頁)

会発明の名称

プログラム命令語長可変型計算装置及びデータ処理装置

願 平2-283762 の特

願 平2(1990)10月22日 ②出

隆 志 塚 本 @発 明

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

祐 夹 10 部 四発 昍

Ż

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

哲 男 薮 下: @発 明 者

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内。

セイコーエブソン株式 の出 頭

東京都新宿区西新宿2丁目4番1号

会社

稔 弁理士 山田 四代 理 人

最終頁に続く

1. 発明の名称

プログラム命令語長可変型計算装置及び データ処理装置

- 2. 特許請求の範囲.
- (1) プログラム・メモリに格納される命令の語 長に対応して構成され、命令レジスタ手段。命令 デコーダ手段及びタイミング・ジェネレータ手段 を含む第1の半導体チップと、上記各手段を除く 制御部及び資算論理部を含む第2の半導体チップ とを用い、第2の半導体チップの上部に第1の半 選体チップをダウンフェイス状態で積み重ね、両 チップの相対向する能動面間で両チップの電気的 相互接続を実現する実装構造を有することを特徴 とするプログラム命令語長可変型計算装置。
- (2) プログラム・メモリに格納される命令の語 長に対応して構成され、命令レジスタ手段。命令 デコーダ手段及びタイミング・ジェネレータ手段 を含む第1の半導体チップを搭載した第1のパッ ケージと、上記各手段を除く制御部及び演算論理

部を含む第2の半導体チップを搭載した第2のパ ッケージとを用い、第2のパッケージの上部に第 1のパッケージを積み重ね、両チップの電気的相 互接統を実現する実装構造を有することを特徴と するプログラム命令語長可変型計算装置。

- (3) 請求項第1項又は第2項に記載のプログラ ム命令語長可変型計算装置を用いたことを特徴と するデータ処理装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、2チップで中央処理ユニットを構成 するプログラム命合語長可変型計算装置及びそれ を用いたデータ処理装置に関する。

〔從来の技術〕

中央処理ユニット(CPU、MPU)は制御手 段、演算論理手段(ALU)及び一時記憶手段と で構成されており、半導体技術の進展により、こ れらの電子要素は単一の半導体基板(モノリシッ ク)上に集積されるようになってきた(ワンチッ プCPU)。制御手段、演算論理手段及び一時記 億手段は内部並行母線(バス)によって相互に接続可能で、それらへのプログラム命令又は情報の入出は遠結手段で制御される。相互接続した制御手段。演算論理手段及び一時記憶手段の単一基板への集積化は外部配線の相互接続数の減少をもたらし、半導体技術の目的に合致した、故障率の低減による信頼性の向上等に寄与している。

[発明が解決しようとする課題]

型チップとを結合して新たな中央処理装置を比較 的に容易に構成可能とするプログラム命令語長可 変型計算装置を提供することにある。

(課題を解決するための手段)

上記課題を解決するために、本発明の講じた手 段は、中央処理ユニットを構成すべき演算論理部 と制御部をモノリシックで集積化するのではなく、 プログラム・メモリに格納される命令の語長に対 応して構成され、制御部の一部を構成すべき命令 レジスタ手段、命令デコーダ手段及びタイミング ・ジェネレータ手段を第1の半導体チップに集積 化し、残る制御部と演算論理部とを汎用的なチッ プとして第2の半導体チップに集積化したもので ある。このような2つのチップによって中央処理 ユニットが構成されるが、両チップ間の電気的な 配線長さ等を短縮する手段として、第2の半導体 チップの上部に第1の半導体チップをダウンフェ イス状態で積み重ね、両チップの相対向する能動 面間で両チップの電気的相互接続を実現する実装 構造が採用される。

そこで、本発明は命令語長の可変が比較的自由 に行なえるように、命令レジスタ、命令デコーダ 及びタイミング発生器を集積化した交換可能型チップ用意し、波算論理部や各種のレジスタを含む 別のチップとは分離させておき、使用環境に応じた命令語長の変更が必要な場合、波算論理部や各種のレジスタを含む汎用チップと適宜の交換可能

また、第1の半導体チップを搭載した第1のパッケージと、第2の半導体チップを搭載した第2のパッケージとを用い、第2のパッケージの上部に第1のパッケージを積み重ね、両チップの電気的相互接続を実現する実装構造も採用される。 (作用)

第2の半導体チャブはそのままで第1の半導体チャブはそので第1の第1ののままで第2にによって第1ののままで第2にによって第1ののままでである。即長の可談が命令の語とでは、1の合うでは、1の合うでは、1の合うでは、1の合うでは、1の合うでは、1の合うでは、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。では、1の人ができる。1の人がでは、1の人ができる。1のんができる。1のんができ

(寒焼例)

次に本発明の実施例を添付図面に基づいて説明 する。

半導体チップの構成

第1回は本発明の実施例に係るプログラム命令 語長可変型計算装置の半導体チップの構成を示す ブロック図である。

このプログラム命令語長可変型計算装置は 4 ビットの汎用チップ100 と交換可能型チップ200 を有している。

机用チップ100 は、演算論理部(ALU)102 と各種レジスタ等を含む制御部の一部とで構成されている。演算論理部102 は2種類のテンポラリレジスタA104 とテンポラリレジスタB106 にストアされた4ビットデータ間の演算を行う。演算論理部102 の演算機能は、例えば、キャリー付き加算(ADD)、キャリー無し加算(ADC)、ポロー付き波算(SUB)、ポロー無し波算(SBC)、論理積(AND)、論理和(OR)、俳 他的論理和(XOR)、比較(CP)、ビットテ

ム・カウンタ (PCP) 114bはプログラム・メモ リのページ領域のアドレス指定する4ピットカウ ンタ、ステップ用プログラム・カウンタ(PCS) 114cはワードステップをアドレス指定する 8 ピ ットカウンタである。これらの18ピットでプログ タムメモリのアドレス指定が行われる。ニューバ ンク用ポインタ (NBP) 114dは1ビットレジス タで、分岐命令により分岐する際その分岐命令の 前に分岐先パンクアドレスを書き込むレジスタで ある。分岐命令が実行されるとき、パンク用プロ グラム・カウンタ114aにニューパング用ポインタ 114dの値がロードされる。またニューページ用ボ インタ (NPP) 114eは同様にページ部分のレジ スタであり、分岐命令の前に分岐先ページアドレ スを書き込むレジスタである。分岐命令が実行さ れたとき、ページ用プログラム・カウンタ114bに ニューページ用ポインタ114eの値がロードされる。 インデックスレジスタ X 116 は 4 ピットのページ 郎分レジスタと8ピットのプリセッタブル・カウ ・ ンタで構成され、最大4,096 ワードまで指定可能

スト(FAN)、キャリー付き右回転(RRC)、キャリー付き左回転(RLC)、反転(NOT)などである。また演算論理部102の演算結果として4ピットすべてが「0」の場合には、 Zフラグ(ゼロフラグ) 108bが1にセットされる。また加算の結果キャリーが発生した場合と、滅算の結果ホリーが発生した場合には、 Cフラグ (キャリーフラグ) 108aが1にセットされる。なお、 Dグラグ (デンマルフラグ) 108cをセットすることにより、加減算を10進済算とする10進済算モードにすることができる。 A レジスタ110, B レジスタ112 は共に4ピットの汎用レジスタで、アキュームレータとして機能する。

プログラム・カウンタ・プロック114 は、第2 図に示すように、後述するプログラム・メモリの 種々のメモリエリアに対応させるために、例えば 2 つのレジスタと3 つのカウンタとで構成されて いる。パンク用プログラム・カウンタ (PCB) 114aはプログラム・メモリのパンク領域のアドレ ス指定する1ビットカウンタ、ページ用プログラ

である。インデックスレジスタ Y 118 はインデッ クスレジスタ X116 と同一構成で、 4 ピットのペ ージ部分レジスタと8ビットのブリセッタブル・ カウンタで構成され、最大4,096 ワードまで指定 可能である。スタックポインタ120 はデータメモ リのスタック領域のスタックアドレスを指定する 8ピットのレジスタである。レジスタポインタ12 2 はデータメモリのレジスタ領域のアドレスを指 定する4ピットレジスタである。インタラブト・ コントローラ124 は周辺回路よりに割り込み要求 および内部割り込み要求に対して最大15の割り込 みベクトルを発生する。そして割り込み許可・禁 止は【(インタラプト) フラグ108dによって設定 される。 I フラグ108dがセットされているときに は、割り込みは許可され、リセットされていると きには、禁止される。なお、126 は4ビットのデ ータパスで、128 は4ピットのアドレスパスを示 す。交換可能型チップ200 は制御部の一部を構成 するインストラクション・レジスタ202 、インス トラクション・デコーダ204 及びタイミング・ジ

ェネレータ206 で構成されいる。

インストラクション・レジスタ202 はプログラ ム・メモリ302 内に納められているインストラク ション(命合)をフェッチするレジスタである。 インストラクション・デコーダ204 は命令フェッ チされた命合コードを解読して複数の制御信号(マイクロ命令〕を生成する。複数の制御信号とし てはプログラム・カウンタ制御信号、システム制 御信号、演算制御信号、レジスタ制御信号、メモ リ制御信号、フラグ制御信号、スタックポインタ 制御信号、RAM拡張インデックス・レンスタ側 御信号等である。タイミング・ジェネレータ206 は命令サイクルが異なる命令に対応して異なる複 数のシステムクロックを生成する。 例えばタイミ ソグ・ジェネレータ206 は、第3図に示すように、 システム制御信号に基づいて、システムクロック 1~4を生成する。

プログラム・メモリ302 (ROM) はプログラムを格納し、1ワードは12ピットで構成される。
304 はデータを格納する外部記録装置(RAM)

通常、 4 ピットの C P U においては、インストラクション・デコーダ 204 から出力される 制御信号線は約70本で、タイミング・ジェネレータ 206 から出力されるシステムクロック線は約40本である。本実施例は、いわば C P U (コア C P U)を一部の制御部及び後算部よりなる汎用チップ 200 と残りの制御部よりなる交換可能型チップ 200で分離分割構成したものであるが、制御信号運転及びシステムクロック線が拾うノイズ、信号運転の問題に対して配慮した実装構造を採用する必要

と周辺入出力装置を示す。306 は発振器である。

交換可能型チップ200 においては、プログラム ・メモリから読み出された命令を一時保持するイ ンストラクション・レジスタ202 のピット長、イ ンストラクション・デコーダ204 の命令コードの 解読による複数の制御信号、またタイミング・ジ ェネレータ206 のシステムクロックは、プログラ ム・メモリに格納されるプログラムの命令セット (命令レバートリ) によって様々である。しかし ながら、汎用チップ100 はある程度異なる命令セ ットの場合にも内部構成は不変である。したがっ て、使用環境に応じて命令セットの異なる交換可 能型チップ200 を選択使用することが可能となる。 ポータブルの計算装置等のように、パッテリの消 費電力の節約を図る目的では、プログラム・メモ りに格納する命令の語長を長く設定し、これに対 応する交換可能型チップ200 (L)を汎用チップ 100 と組み合わせる。これによれば、1命令フェ ッチで複数の演算論理処理を実行可能な多数の命 合を持つ命令セットを構成でき、プログラム・ス

がある。

実装構造

第4図(A)は本実施例に保るプログラム命令 語長可変型計算装置に適用される第1の実装構造 を示す断面図である。

以用チップ100 は印刷配線板 1 上に固定されており、この汎用チップ100 上には交換可能型チップ200 が積み重ねられている。 汎用チップ100 の一裏面に配列されたパッドは、第4回のでお回り間に数列したチップの4辺に沿る一130xと、互び観れた外部投続用パッド130a~130xと、互び観れらの内側で右回り順に整列したチップでは、132a~232a~232pは、カーナップ200 の一裏面のパッド232a~232pは、角形のチップの4辺に発力では、角形のチップの4辺に沿っては汎用チップにののチップの4辺に対応して重ね合わさるようレイアウトされている。

印刷配線板1に固定された汎用チップ100 の外

部接統用パッド130a~130xはポンディング・ワイ アルを介して印刷配線ル。に接続されている。印 刷配線 2。 にはデータバス126,アドレスバス128 が含まれる。汎用チップ100 上に積み重ねられる 交換可能型チップ200 は能動面(表面)を逆さに されており、汎用チップ100 の能動面(表面)に 向かい合っている。交換可能型チップ200 のパッ F232a~232pと汎用チップ100 の対応するチップ 間相互接続用パッド132a~132pとは銀ペースト2 を介して接続されている。銀ペースト2として熱 硬化型の銀ペーストを使用すると、充分な接合強 度を得ることができる。交換可能型チップ200 で 生成される各種制御信号のうち、メモリ制御信号 のような汎用チップ100 で使用されない信号も相・ 接合したパッドを介して一旦汎用チップ100 関へ 引き渡され、汎用チップ100内の配線を経由して 外部接続用パッド、ポンディング・ワイヤから印 刷配線へ送られる。またオシレータ306 からの発 振クロックなどは印刷配線。ポンディング・ワイ ヤ、汎用チップ100 の外部接続用パッド、汎用チ

ップ100 内の配線、チップ間相互接続用パッドを 経由して交換可能型チップ200 内へ導入される。 汎用チップ100 及び交換可能型チップ200 並びに ポンディング・ワイヤ 2 を保護するために、これ らは樹脂モールド材 3 で被覆されている。

銀ペースト2の代わりに、第5図に示す如く、 膜厚方向のみに導通する異方性導電物質9を汎用 チップ100 と交換可能型チップ200 との隙間に介 在させると、対応するパッド同士の導過がとれる。

チップ100,200 間で遭り取りされる信号の配線 距離が長いと、配線抵抗や配線容量が増し、動作 スピードの低下を招いていまうが、上記実施では のうように、2つのチップの能動面を合わせに 成であることから、配線抵抗及び配線容量の対 統であることから、配線抵抗及び配線容量のが決 を抑制できる。また交換可能型チップ200 がら を抑制できる。また交換可能型チップ200 がら チップ100 の上に固定される構造であるから 所要境に応じた計算装置を製造する場合、既 用チップ100 が印刷配線板1に搭載された半製品 とシリーズの中から新たに選択された交換可能

チップを組み合わせることより新たなニーズに迅速に対応することができる。

第6図(A)は本実施例に係るプログラム命令語長可変型計算装置に適用される第2の実装構造を示す平面図、第6図(B)は第6図(A)中のVIb-VIb/線に沿って切断した切断矢視図、第6図(C)は第6図(A)中のVIc-VIc/線に沿って切断した切断矢視図である。

この実装構造においては、印刷配線板1上に面定された汎用チップ100 とその上に積み上げられた交換可能型チップ200 との相互結線のために、フレキシブル印刷配線板(FPC)4が利用されている。汎用チップ100 のパッド1401~1401。は角形チップの4辺に沿って所定ピッチで配列されている。また交換可能型チップ200 のパッド2401~2401。も汎用チップ100 よりも小さい角形チップの4辺に沿って所定ピッチで配列されている。

汎用チップ100 のパッドと印刷配線板1の印刷 配線2, との接続は、第6図(C)に示すように、 フレキシブル印刷配線板4の印刷配線し、の基礎

を印刷配線板1の印刷配線 2。に導電接触させる と共に、その先端をバンプ5を用いて汎用チップ 100 のパッドに固着する。また交換可能型チップ 200 のパッドと汎用チップ100 のパッドとの接続 は、第6図(B)に示すように、フレキシブル印 別配線板4の印刷配線し。'の先端をパンプ6を 用いて交換可能型チップ200 のパッドに固着する と共に、印刷配線し、'の先端より基部側をパン プフを用いて汎用チップ100 のパッドに固着する。 汎用チップ100 と交換可能型チップ200 との接続 を図る印刷配線し。 は印刷配線板1の印刷配線 ℓ。の手前で切れており、裏打ちのフレキシブル 樹脂4aに支持されている。交換可能型チップ20 0 はフレキシブル印刷配線板4の 印刷配線し、 で実塾過程では一旦宙吊り支持されているが、補 強及び保護のため、汎用チップ100 も含めて樹脂 モールド材3の被覆で強固に固定されている。

実装手順を説明すると、最初に印刷配線板 1 上 に汎用チップ100 とフレキシブル印刷配線板 4 と をアライメントし、フレキシブル印刷配線板 4 の 印刷配線 L。 の先端と汎用チップ100 のパッドとをギャングボンディングで接続する。次に、、交換可能型チップ200 とフレキシブル印刷配線 とっドとフレキシブル印刷配線 4 の印刷配線 L。 たをリフロー法により接続する。この際、予めるバッドとには半田によりででである。この後、予めばしておく。この後、印刷配線 L。 を接続する。そして最後に、樹脂モールド材3を墜布して補強する。

この実装精造においては、交換可能型チップ200と汎用チップ100との電気的接続がフレキシブル印刷配線板4の印刷配線し、 を以て達成されており、実質的な接続配線長さは両者のパッドのズレム×である。このズレム×は最大チップ長の半分の長さ程度であるが、第4図に示す実装構造を採用する場合に比して余分に寄生している。しかしながら、第4図に示す実装構造を採用する場合においては、汎用チップ100のチップ間相互接続用パッド132a~132pと交換可能型チップ200の232a~23

ーホル・メッキ配線17 a はピン18 b の基部に接続 している。したがって、ピン18bは汎用チップ10 0 に電気的に接続している。なお、汎用チップ10 0 の上郎はリッド19で覆われている。上部PGA パッケージ20も3枚のセラミック板22,24,26を積 暦して構成され、ピン28s~28n が最下層のセラ ミック板22に植設されている。また中層のセラミ ック板24の略中央に形成されたチップ収容空間24 aには交換可能型チップ200 が固着されている。 中層と上層の基板間には金配線パターン24b、24 c 等が形成されており、交換可能型チップ200 の パッドとこれらの金配線パターン24 b、24 c とは ポンディング・ワイヤ25 a , 25 b で接続されてい る。例えば、金配線パターン24bはスルーホール メッキ配線27gを介してピン28gに接続され、ま た金配線パターン24cはスルーホールメッキ配線 27 b を介してピン28 n に接続されている。下郎 P GAパッケージ10の上層セラミック板16上にはソ ケット30a ~30n が固定されており、これらのソ ケット30a ~30n には上部PGAパッケージ20の 2pのレイアトを一致させておく必要があるが、第 6 図に示す実装構造を採用する場合には、両者の パッド配置は相互に、また比較的自由に設定でき る。

第7図は本実施例に係るプログラム命令語長可 変型計算装置に適用される第3の実装構造を示す 断面図、第8図は同実装構造の分解斜視図である。

この実装構造はピン・グリット・アレイ(P G A)パッケージ10にP G A 20とを積み上げた構造である。下郎P G A M パッケージ10は3 牧のセラミック板12・14・16を積層して構成され、ピン18a~18×が最下層のセラミック板12に植設されている。中層のセラミック板14の略中央に形成の固着されている。中層と上層の基本では金板がパクーン14 b、14 c とがポンディング・ののイヤ15a・15 b でははスルース・ジャインを金融パクーン14 b ののスル・メッキ配線パクーン14 b のスル・メッキ配線17aを接続しており、このスル

ピン28 a ~ 28 n が挿入されている。例えば、ソケット30 a はスルーホールメッキ配線17 b を介してピン18 a に接続され、ピン18 a は交換可能型チップ200 に電気的に接続している。また一例として、ソケット30 n はスルーホールメッキ配線17 c を介して金配線パターン14 c に接続され、交換可能型チップ200 と汎用チップ100 との電気的接続が達成されている。なお、交換可能型チップ200 の上部はリッド29で覆われている。

このような下のPGAバッケージ10上に上部PGAバッケージ20を積み上げた構造においては、前述した第1及び第2の実装構造と比較すると、汎用チップ100と交換可能型チップ200が独立可能型チップ200の分に収納されており、交換可能型・プロの内の配線を経由せずに、パケージ内内の配線を経由せずに、パケージ行われる。したがって、汎用チップ100内には交換である。したがって200専用の中継配線の形成が不要である。の実装構造によれば、実装部品の点数を増大を

もたらすが、上部PGAパッケージ20のピン28 a ~28 a を下部PGAパッケージ10のソケット30 a ~30 a へ挿入する操作だけで、使用環境に適合した新たな計算装置を簡単に実現できるので、ユーザー側における使い勝手が増大する。汎用チップ100 と交換可能型チップ200 との電気的接続の配線長は両PGAパッケージを横隣接させた場合に比してピンの高さ程度短い。

第9図は本実施例に係るプログラム命令語長可変型計算装置に適用される第4の実装構造を示す 断面図、第10図は同実装構造の分解斜視図である。

この実装構造では、PGAパッケージ40の上にQFP(クアット・フラット・パッケージ)パッケージ50を重ね合わせた構造である。PGAパッケージ40は3枚のセラミック板42.44.46を積層して構成され、下層のセラミック板46にはピン48a~48×が極設されている。中層のセラミック板44のチップ収容空間44aにはダウンフェイスで汎用チップ100が固着されている。下層と中層の間、中層と上層との間、及び上層セタミック板上には

ップ100 と交換可能型チップ200 との電気的接続の配線長が第7回示の場合よりも短くなっている。 したがって、2 パッケージでありながら、汎用チップ100 と交換可能型チップ200 の相互間の配線 容量及び配線抵抗を低減することができる。

(発明の効果)

以上説明したように、本発明は、命令語長の長短に助作上支障のない回路構成を有する汎用的な 第2の半導体チップと、各命令語長の知何に対 の かっている かっかい で かっかい ない かっかい ない がっかい ない がっかい ない がっかい ない がった ない がった 変数構造を採用した点に特徴を有するのであるから、 次の効果を奏する。

① プログラム・メモリに格納する命令の語長を 長く設定し、これに対応する第1のチップを第2 のチップと組み合わせると、1命令フェッチで複 維の演算論理処理を実行可能の多数の命令を持つ 所定の配線パターンが形成されている。下層と中 層の基板間には金配線パターン44 b、44 c 等が形 成されており、汎用チップ100 のパッドとこれら の金配線パターン44b、44cとはポンディング・ ワイヤ45a、45bで接続されている。例えば、金 配線パターン44 b はスルーホールメッキ配線47 a を介してピン48cに接続され、また金配線パター ン44 c はスルーホールメッキ配線47 b を介して上 暦の金配線パターン49aに接続されている。更に 上層の金配線パターン49bはスルーホールメッキ 配線47cを介してピン48aに接続されている。Q FPバッケージ50は第10図に示すように交換可能 型チップを有しており、各アウターリード50aは PGAパッケージ40の上層セタミック板46上の各 金配線パターンに対応して接合している。この接 合は半田リフロー法で実現される。なお、汎用チ ップ100 はリッド43で覆われている。

この実施例においては、QFPバッケージ50の アウターリード50 a の長さが第7 図示のPCAパッケージ20のピンのそれよりも短いので、汎用チ

命令セットを構成でき、その結果、プログラム・ステップ数の削減により命令フェッチ回数の低減がもたらされ、消費電力の節約ないしパッテリの長寿命化が達成される。逆に、プログラム・メモリに格納する命令の語長を短く設定し、これに対応する第1のチップを第2のチップと組み合令であると、タイミング・ジェネレータ手段及び命令デコーダ手段の構成の簡素化により高速処理が達成される。

- ② 第1の半導体チップは少量多品種として、第 2のチップは量産品として製造可能であることか ら、組合せの如何により低コストで多様な計算装 置を使用環境に適合させて提供することが可能と なる。
- ③ 従来は高速システムをワンチップ化した場合、 熱の発生が問題となっていたが、本発明のように 2 チップ化された構成では、熱発生の問題が回避 できるので、ワンチップよりも高速化が可能となる。
- 4. 図面の簡単な説明

第1図は本発明の実施例に係るプログラム命令 器長可変型計算装置の半導体チップの構成を示す ブロック図である。

第2図は同装置の汎用チップにおけるプログラム・カウンタ・プロックの構成を示すブロック図である。

第3図は同装置の交換可能型チップにおけるタ イミング・ジェネレータの生成する各種システム クロックを示すタイミングチャート図である。

第4図(A)は本実施例に係るプログラム命令 語長可変型計算装置に透用される第1の実装構造 を示す断面図、第4図(B)は同実装構造におい て使用される汎用チップを示す平面図、及び第4 図(C)は同実装構造において使用される交換可 能型チップを示す平面図である。

第5図は同実装構造の一部変形例を示す断面図 である。

第6図(A)は本実施例に係るプログラム命令 語長可変型計算装置に通用される第2の実装構造 を示す平面図、第6図(B)は第6図(A')中の

4 a …フレキシプル樹脂

L。. L。' …印刷配線

5, 6, 7…パンプ

9 --- 異方性導電物質

10, 40…下部PGAパッケージ

12.14.16.22.24.26.42.44.46…セラミック板

14b, 14c, 24b, 24c, 44b, 44c, 49a, 49b …金配線

17a, 17b, 17c, 27a, 27b, 47a, 47b, 47c …スルーホ

ール・メッキ

19,29,43…リッド

20…上部PGAパッケージ

30a ~30n …ソケット

50 ··· Q P P パッケージ

50a …アウターリード

100 …汎用チップ

102 … 演算論理部

200 …交換可能型チップ

202 …インストラクション・レジスタ

204 …インストラクション・オーダ

206 …タイミング・ジェネレータ

VI b - VI b '線に沿って切断した切断矢視図、及び第6図(C)は第6図(A)中のVI c - VI c.'線に沿って切断した切断矢視図である。

第7図は本実施例に係るプログラム命令語長可 変型計算装置に適用される第3の実装構造を示す 断面図である。

第8図は同実装構造の分解料視図である。

第9図は本実施例に係るプログラム命令語長可 変型計算装置に適用される第4の実装構造を示す 断面図である。

第10図は同実装構造の分解斜視図である。

〔主要符号の説明〕

1 … 印刷配線板

2…銀ペースト

3…樹脂モールド材

2. …印刷配線

ℓ.15a.15b,25a.25b.45a.45b…ポンディング・

ワイヤ

4…フレキシブル印刷板


130a-130x.132a -132p.232a -232p.140, -


140:0.240:~2400 …パッド


18a ~18x,28a ~28n,48a ~48x …ピン


以上

出願人 セイコーエプソン株式会社 代理人 弁理士 山 田 稔













第5図









第1頁の続き

®Int. Cl. 5

識別記号 庁内整理番号

510 Z 7530-5L

G 06 F 15/78 H 01 L 25/07 25/18

@発 明

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式 光

会社内

【公報種別】特許法第17条の2の規定による補正の掲載

[部門区分]第7部門第2区分

【発行日】平成10年(1998)12月22日

【公開番号】特開平4-158565

【公開日】平成4年(1992)6月1日

【年通号数】公開特許公報4-1586

[出願番号]特願平2-283762

【国際特許分類第6版】

H01L 25/065

G06F 9/32 350

15/78 510

H01L 25/07

25/18

[FI]

H01L 25/08

G06F 9/32 350 Å

15/78 510 Z

手続補正書

平成9年3月24日

[i

特許庁長官 配

平成2年特許觀算283162号

2. 発明の名称 つ

プログラム命令誘長可変型計算装置及びデータ処理装置

3、福正をする者

1. 事件の表示

事件との関係 特許出職人

住所

東京都新宿区西新宿2 1114 香1号

名称

セイコーエアソン株式会社

代表者 安 川 英 明

4. 代理人

住所

〒390 長野県松本市本庄一丁目1巻17号

喜欢 🕼

よこやまピル五階 tBL 0263(32)7931

氏名 (8994) 弁理士 山 田

5. 補正命令の日付 自

6. 精正の対象

明書に終付した明知書の発明の詳細な説明の個、図面の簡単な説明の個、及び図面第1図

7. 補正の内容

(1) 明細書第9頁第6行日に、「タム」とある記載を、 「ラム」と補正する。

② 明報告第10頁第10行目に、「よりに」とある記載を、「よりの」と補正する。

(3) 明細書第10頁第17行目に、「4」とある記載を、

「8」と補正する。

(1) 明和音算12頁第9行日に、「レバートリ」とある記載を、「レパートリ」と補正する。

(5) 明報書郭し8頁第4行目に、「スステム」とある記載を、 「システム」と補正する。

(6) 明柳書第14頁第16行日に、「右」とある記載を、

「左」と神正する。

(7) 明報書第24頁第14行目に、「セタミック」とある記載を、「セラミック」と補正する。

(3) 明線書第29頁第19行日に、「オーグ」とある記載を、「デコーグ」と補正する。

(9) 図面第1図を別紙の通り特正する。

잃노

